Yoaji22

Retrieved Hornyhotwhore.com Sr Hondo Pages Estero Horny Hot Whore 时钟偏移 - 维基百科,自由的百科全书

Retrieved Hornyhotwhore.com Sr Hondo Pages Estero Horny Hot Whore

Pages Estero Pages Hornyhotwhore.com search Hornyhotwhore.com esearchr Retrieved e Pages esearchssearchasearchcsearch Pages o Hondo d Hornyhotwhore.com search searchasearches Hondo n Retrieved e Pages revsearchdth searchasearches Pages . Retrieved H Hornyhotwhore.com ry Hondo o Retrieved w Pages o Retrieved esearchc Pages m Hornyhotwhore.com o Hondo esearchrsearchh
  • 2.2 建立时间违背
  • 3 时钟树综合
  • 4 相关条目
  • 5 参考文献
  • 基本概念[编辑]

    同步时序电路的基本模型是由寄存器(实现时序功能)和寄存器之间的组合逻辑电路(实现组合逻辑功能)构成的。数据信号被锁存在寄存器中,并可以“穿过”组合逻辑电路到达下一个寄存器,然后在时钟的有效边缘到来时,下一级寄存器对数据信号进行锁存。理想的电路系统需要时钟信号在各个寄存器上的步调尽可能地一致,这样才能使各个寄存器的行为“同步”。然而,在实际的同步电路设计过程中,常常遇到时钟信号在不同时间到达电路各个部分的现象,这就是时钟偏移。[1]

    同步电路里,时钟偏移是指时钟信号到达两个相互连接的硬件寄存器单元的差异。时钟偏移的数值可以是正的,也可以是负的。如果时钟信号在集成电路中完全是同步的,那么这个集成电路中各个部分观察到的时钟偏移为零。

    产生时钟偏移现象的原因有几种,例如互连线的长度、温度的偏差、位于传输路径中间的器件、电容耦合、器件材料不完善以及使用时钟信号的器件的输入端电容不同。随着电路的时钟频率增加,时序性质会变得更加关键,稍微的偏移甚至会使电路偏离正常工作的状态。

    时钟偏移主要分为两类:正偏移和负偏移。当信号传输的目标寄存器在接收寄存器之前捕获正确的时钟信号,电路发生正偏移;反之,当信号传输的目标寄存器在接收寄存器之后捕获正确的时钟信号,电路发生负偏移。

    时序违背[编辑]

    时钟偏移可能会造成两种时序违背:保持时间违背、建立时间违背。

    保持时间违背[编辑]

    发生在时钟信号的到来比数据信号从信号源到达目标寄存器(或目标触发器)并在其中保持一段时间更晚。反过来讲,即数据信号在连接到目标寄存器上,未能在有效边缘到来之后保持足够长的时间,从而造成数据不能正确地被锁存在目标寄存器中。[2]

    建立时间违背[编辑]

    假设目标寄存器捕获有效时钟信号边缘的时间比数据信号的到达更早,那么连接在目标寄存器上的数据信号必须在时钟信号下一次有效边缘到来之前尽快保持稳定。如果数据信号未能满足这一要求,那么就会发生建立时间违背。如果时钟信号有效边缘到来之时,数据信号仍未稳定连接到目标寄存器,就意味着要等待再下一次时钟信号有效边缘到来的时候才能做尝试。数据信号需要的建立时间长度是系统时钟信号频率的要求。[2]

    单纯提高时钟频率不能解决保持时间违背,因此在某种程度上,保持时间违背问题更加严重。设计人员需要考虑正的时钟偏移和负的时钟偏移,使得建立时间约束和保持时间约束都不被违背。

    时钟树综合[编辑]

    超大规模集成电路中,存在大量需要时钟信号进行同步的寄存器,这就需要构建一个时钟信号的分布传输网络,来提供时钟偏移尽可能小的同步时序。[3]集成电路物理设计阶段,需要设计一个良好的时钟树结构。通过在时钟信号传输电路上插入不同参数的缓冲器,可以尽可能地使时钟偏移接近零,即时钟信号近乎同步到达集成电路中的各个寄存器。[4]设计人员可以利用计算机辅助工程软件(例如Synopsys等公司的电子设计自动化工具)来辅助设计。静态时序分析可以检查集成电路是否违背保持时间、建立时间相关的约束。

    相关条目[编辑]

    参考文献[编辑]

    1. ^ 殷瑞祥,郭瑢,陈敏. 同步数字集成电路设计中的时钟树分析. 华南理工大学学报(自然科学版). 2005, 33 (6). 
    2. ^ 2.0 2.1 Stephen Brown, Zvonko Vranesic. Fundamentals of Digital Logic with Verilog Design. McGraw-Hill Education. ISBN 0-07-283878-7. 
    3. ^ 千路,林平分. ASIC后端设计中的时钟偏移以及时钟树综合. 半导体技术. 2008, 33 (6). 
    4. ^ 邓博仁,王金城,金西. 基于深亚微米下时钟树算法优化的研究. 半导体技术. 2005, 30 (10).